推 danceking:單隻要等65nm還是45nm啊? 04/24 10:21
※ 引述《andy315 (幻覺)》之銘言：
: 前一陣子看到 Tom's Hardware 有一篇在介紹
: http://www.thg.com.tw/article_0001075.html
: 中間有一段話；
: 以現行矽晶片來說，從DDR400轉換到DDR2-667並未帶來任何顯著的差異，
: 因為比起它從DDR2所獲得的時脈提升來說，整合式記憶體控製器在減緩的
: 記憶體時序方面的負擔相形吃重。
~~~~~~~~~~
: 這段(尤其是藍色部份)不太了解
: 煩請板上各位幫忙解惑
: 謝謝
這段的原文是這句話:
"because the integrated memory controller suffers more from relaxed
memory timings than it can gain from speeding up clock speed via DDR2"
~~~~~~~~~~~~~~
所以這裡可以看的到原文這段應該是要講 memory 的 latency cycle.
DDR2 的 latency 有多高大家應該都知道了, 而 memory controller 可以靠
更好的 address queuing 排序去想辦法把能 latency 給 hide 乾淨, 因為
DDR2 的 burst timming 本來就很短暫 (latency 是 DDR 的兩倍, 但 burst
是 DDR 的一半而已), 所以 memory controller 這部份做不好的話只會空出
更多 idle cycle, 能使用的 effect bandwidth 也就更低, 效率也就越差.
至於要怎樣把 latency hide 到多乾淨, 還有迴避可能的 bank conflict 和
size balanced 這些就看各家設計 memory controller 的功力了...
而 DDR2 本身只能靠提升時脈去彌補這個問題.
---
BTW, 除非 DDR2 2G unbuffered 單支降到 6K NTD, 否則我不會打算換 :P
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.74.119.20