==> 在 grin.bbs@will.m1.ntu.edu.tw (天兵向後走) 的文章中提到:
> ※ 引述《McArthur.bbs@bbs2.nsysu.edu.tw (啊~~星星少了一顆!)》之銘言：
> : 一直有個問題想請教高手 :
> : about L1 cache / L2 cache 的問題 ,
> : 以celeron-A / k6-3 為例 , L1 /L2 都是全速 cache , 又都是 on-die ,
> : 1.那它幹麻不乾脆把 L1的小cache 拿掉,直接用 L2 來當L1 cache ?
> : 2.這兩個全速 cache 到底設計上有甚麼不同(分K6-3/celeron述之) ?
> : (請跳過基礎觀念直接 ATTACK 問題核心,可以省去很多字的!!)
請勿單純以"時脈"來斷定記憶體的速度
你的問題是以Celeron 為例(ex :300 MHz)
既然L1 跟 L2 都跑 300 MHz
L2 又遠比 L1 大,那乾脆拿掉 L1算了
其實若你把Celeron 的 L1 cache disable,那你的電腦可能比 pentium 100還慢
問題是在於 L1 還是比 L2 快很多,所以拿掉它當然是不行的
雖然兩者時脈都是300 MHz,但L1的存取週期比L2 短
再舉些例子:
以 Pipelined Burst Sram 和 Asynchrnous Sram 來說
兩者的工作時脈可以相同(ex :66 Mhz) ,
但存取週期前者是 3-1-1-1 ,後者是 3-2-2-2 (此時一個cycle = 1/66百萬 sec)
所以前者較快
又例如 SDram , EDO Dram , Fast Page Mode Dram
三者在同樣外頻的板子工作時脈皆同(ex 66 MHz)
但Timing 分別為 5-1-1-1 , 5-2-2-2 ,6-3-3-3
所以Sdram最快
--
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>