《 在 nospam2. 的大作中提到: 》
: In <3TI8l7$PWY@moca.csie.chu.edu.tw>, on 03/02/99
: at 09:35 AM, Boolean.bbs@moca.csie.chu.edu.tw (閒著也是閒著) said:
: > 不如說是:
: > /-> Pro
: > MMX -|
: > \-> P2 -> P3갊: > 您覺得勒?.....^_^
: 老實說，都不是， PPro 乃是 RISC 模擬 CISC... 跟 K6 一樣，
: 而幾乎完全跟 Pentium/PemtiumMMX 沒有關係。
: Pentium/PentiumMMX 乃是純 CISC CPU, 跟 Cyrix 的一樣。
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^6
嗯據我所知,supersclar或pipeline等技術都是本來在RISC機器上用的,
之後就被Intel等cpu廠拿來應用到原本CISC指令集的cpu上..來加強運算能力
從486上就有使用到pipeline及加入8kbyte L1 cache等的作法..都是從RISC的
機器上學習來的,所以是說現在市面上所看到的cpu結構上都已經沒有純的RISC
or CISC的cpu,只能說偏向某一結構囉....混合的囉..!!
EX:Pentium,PentiumMMX,6x86,M2等核心都是比較偏向CISC結構為多的...
EX:PentiumPro ,PentiumII,Pentium!!!,K6,K6-2,K6-3,等核心都是比較偏RISC為多的...
其實以經沒有分別RISC or CISC的差別了,只要是能使CPU率能提升的,都會一起出現
在Cpu的設計結構上囉..就像 VLIW...超長指令集...intel就拿他來作下一代的cpu
囉.....
: --
: ===Team OS/2, Team OS/2 at Taiwan, ICE News Beta Tester. Bovine Team===
: ======Warped Key Crucher, And OS/2 ISP CD Project Member. TBA #3======
: Owner of PC End User Web Site http://www.pcenduser.com/
: 光碟月刊 OS/2 技術編輯 Internet Pioneer CD-ROM Monthly, OS/2 Editor
: Java 1.1.4 - MR/2 ICE REG#:10510 - OS/2 T-Warp Connect 4.0
: ICQ# = 8943567 (Still Experimenting with ICQ for Java :) )
--
※ 來源:‧蛋捲廣場 bbs.tku.edu.tw‧[FROM: 163.13.95.230]