推 r30385:你的開頭呢 05/05 10:37
推 DaHahn:身寸☆惹ㄦ 05/05 12:30
推 Baneling:身寸!! 05/05 12:58
推 luckeboy:超強! 不過最後段最中肯 很難混DER 05/05 13:02
→ p20162:沒身寸☆惹ㄦ給箭頭 05/05 13:54
推 jamtu:高手 05/05 17:36
推 chjh20223:真的難混QQ 05/05 22:24
※ 引述《jamtu (月光下的智慧)》之銘言：
: 先說我不是做FNPLL
: 但是有做一點SDM
: 我就一些基本且直覺的角度來解答這件事情
: 如果有專門做FNPLL的板友請不吝指教
: SDM是一個非線性系統
: 原因是quantization noise跟signal非線性相關
: 只是大部分實際應用的case
: 統計上quantization noise趨近於additive white noise
: 所以我們可以用線性的方式去model white noise
我也很多年沒碰PLL惹
不過人生怎摸樣都離不開noise & jitter 所以就大概回一些原則概念
sdm在pll裡面跟在adc dac裡是完全不一樣的東西
因為一般情況pll除多少是定值(SSC等例外)
定值->sdm->noise?
要說他是noise當然也對 看你怎麼定義noise
可以很確定的是 除100.1跟除100.2出來結果完全不一樣
如何把它跟VCO phase noise等一概論?
要懂/作sdm pll
必須先:
1.懂pll
2.懂fn pll
別說我太嗆喇
類比電路不好混der
早就建議大家投筆從G惹
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 76.103.54.184
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1399248109.A.407.html