推 hisanick: 是不是 XOR 有很大的 Deadzone? 08/23 22:33
推 jamtu: 再跑久一點然後輸出跑DFT看看頻譜長怎樣? 08/24 01:28
→ jamtu: 另外你這如果是整個transistor model的模擬 08/24 01:28
→ jamtu: 建議你把某些區塊換成behavior比較容易除錯 08/24 01:29
各位好, 小弟目前在跑PLL模擬
PLL在鎖定時Vtune波型還是有些上下抖動
想請教是為何發生? 有哪些做法可以讓鎖定後的波型更直一些嗎?
圖一 http://ppt.cc/2ALw
由上而下為Vtune、Fref與Fdiv去做XOR的波型、Fref、Fdiv
圖二 http://ppt.cc/zp~6
放大看之後會發現鎖定後Fref與Fdiv還是會有一些些小差距
會一下出現一下子沒有
圖三 http://ppt.cc/nraz 為Vtune的放大圖
Phase Margin為62°
KVCO值約為800M/V (1v:6.2GHz ~ 0v:4.55GHz)
鎖定頻率設定在5GHz
參考頻率為40MHz
charge pump current: 1mA
除頻器除數為128
還望前輩指點, 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.117.176.236
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1408610287.A.AF8.html