[問題] EDA Cloud DRC問題

[zxc44560 (vlu3)]

如題

現在在畫一個Layout

結果卡在DRC  (LVS PEX都過)

用T25HVG2

都錯在LVISO.R.2 但是看不太懂是錯在哪

想請問LVISO.R.2甚麼意思

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.118.173.142
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1417347340.A.1B7.html
※ 編輯: zxc44560 (120.118.173.142), 11/30/2014 19:42:53
→ ap4318: 打電話去問比較快吧XD
→ mn6716: 請去CIC的網站找你的製程的假錯表，看是否有假錯
→ mn6716: 或是看看LVS視窗它都有提示的