[問題] Flash ADC preamplifier設計

[s4300138 (MacKer)]

各位版上的前輩們好
目前正在希望能將設計的動態比較器應用在flash adc上面
但是現在遇到preamp設計上的問題
因為目前的規格是訂在0.18製程下
希望能夠做到5bit，訊號sample rate操作在100Mhz
供應電壓在低電壓0.6V
目前的想法是希望能夠操作在rail to rail的input signal
這樣LSB大約在600/(32*4)=4.68mV
目前設計的動態比較器在此規格下的最小辨識度電壓大約為10mV

因此大概需要一級preamplifier放在動態比較器前面將訊號預先放大
增益大概在3~4倍就差不多了

目前的困難是在於
供應電壓在只有0.6V下，電晶體的Vth大約在0.5V
這樣preamp的設計不管是p或ninput pair都很難導通在saturation
而且還要操作在full swing的input時感覺困難度也會增加
不知道版上的各位有沒有對於linear amplifier或是adc有研究的
可以指點這樣的狀況
或者是這樣的spec太硬也許試著將sample rate速度降低
因為當初會訂這樣的spec是因為設計的動態比較器能夠操作在這樣的速度去訂的
另外也希望加入preamp之後也能夠將Vocm(也就是動態比較器的Vicm) shift到高電位
因為設計的動態比較器是在vdd=0.6v，common mode電壓在0.5v時作量測的

也許有些地方說明可能還不是很清楚
也希望大家提出我會再做補充
希望版上的各位大大不吝指教
先在這邊跟各位至上萬分的謝意了!!



--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 134.208.0.213
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1420795632.A.484.html
推 yudofu: 加個charge pump 2X或2.5x作偏壓，再把訊號耦合進去
推 CaskY: 用low vt mos？
推 CaskY: 不過LSB 不是600/32 嗎？ 還是我誤會了
→ s4300138: 正常來講是這樣，不過比較器的部分通常會做到1/4的LSB
推 Baneling: T18用1V做個100MHz的比較器應該沒有問題 但0.6V感覺不太
→ Baneling: 容易 不過用在比較器的pre-amp你也可以用動態的吧 這樣
→ Baneling: 也比較好設計