[理工] 計組-pipeline觀念

[kkk999 (HAHAHA)]

為何pipeline是5層 而不是其他層?

查詢網路不知道這句是不是關鍵

"典型的RISC管線被分解成五個階段"

那為何典型的RISC管線又要被分成五個階段?


請教各位大大 謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.171.80.12
※ 文章網址: http://www.ptt.cc/bbs/Grad-ProbAsk/M.1413297821.A.883.html
推 qoojordon: 張凡講義的說法是每個pipeline stage之間的最大工作時
→ qoojordon: 間不能太長 , 否則pipeline帶來的平行效益就不高
→ qoojordon: 基於上述理由,每個stage應該盡量只有一個"主要單元"運
→ qoojordon: 作,使管線化後的資料路徑能用較低的時脈運作,藉此得到
→ qoojordon: 較好的效能 , 以MIPS的五層為例,就是依照主要單元被
→ qoojordon: 使用的時間做切割,分別為IMEM/REG/ALU/DMEM/REG
→ qoojordon: 以上是我自己的理解 , 如有錯誤請板友指正
→ kkk999: 謝謝這位版友分享
→ xhow4dox: 五層是一個簡單舉例。現在電腦cpu印象中3x個stage了