[問題]貪食蛇Verilog

[peter2774163 (ljoepeter)]

嗨嗨各位大大,我因為學校現在正在修硬體實驗的課,是用Verilog,但小弟我一直很難搞懂
硬體描述語言的處理方式,隨著時間過著過著就到期末要交project的時候了,但面對貪食
蛇雖然玩得很爽卻真的要寫的時候完全不知從何下手,懇請大家幫幫我解惑,丟給我任何有
用的資料或是code我一定都會懷著感恩的心讀完的,拜託大家了

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.218.78
※ 文章網址: http://www.ptt.cc/bbs/Programming/M.1403093946.A.E4B.html
推 bxxl:無法想像貪食蛇跟verilog有何關聯
→ bxxl:是用verilog寫個簡化的cpu, 自訂指令集.
→ bxxl:再根據自訂指令集用組語寫貪食蛇?
推 bxxl:不過google一下就可以找到不少...
→ winken2004:......
→ donkeychen:http://goo.gl/a8TN1p
推 donkeychen:裡面有一個wei_guo_hua  在2013/12 說
→ donkeychen:說他有....你可以去問問看
→ donkeychen:半年前而已