[發案] 分析開放程式碼(Verilog 硬體描述語言)

[yowantl (加油)]

        　發案人 小型公司：
       聯絡方式[e-mail]：
       聯絡方式0972253296：
       所在地區 台北或新竹：

         Now~9月：

專案說明

工作內容:
1.      分析開放程式碼(Verilog 硬體描述語言)的組成結構
2.      針對公司既有程式碼做相關的分析以及分段註解
(主要為方便工作交接與讓產品經理方便閱讀使用)
3.      不需要重新撰寫程式碼

需求條件:
1.      熟悉velilog硬體描述語言
2.      修過相關課程佳
3.      可在學校內工作
4.      論件計酬或按小時計酬



：

        　　預算：
可大於3000
必須填寫預算範圍，若無填寫違反板規
      接案者要求：
        　　附註：

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.163.0.31
※ 文章網址: https://www.ptt.cc/bbs/CodeJob/M.1528720971.A.CFC.html
→ MasterChang: 挖塞，開這種價不怕公司代碼被偷光....
推 XFarter: 已寄V