我想你的sd adc應該是指sdm吧！？
那你直接將sdm output接出來做fft應該就可以看到PSD。
time stop跟你要計算的點數有關，通常至少要1024點以上，
而time step跟你的clock有關。
※ 引述《davison (davison)》之銘言：
: 目前小弟正在設計二階Sigma-delta ADC (fin=20kHz, fs=5MHz)，採用2-bit flash adc
: 作為量化器，回授路徑則採用一個2-bit DAC，有幾個模擬問題想請教各位大大:
: (1) Sigma-delta ADC的輸出為2 bit數位訊號，要如何模擬其功率頻譜密度(PSD)?
: 或是訊號要從哪一個端點拉出來作FFT，才能得到Noise shaping的輸出頻譜?
: (2) Trnasient simulation的time stop及time step大約要設多少，才能獲得較精準的
: 模擬結果?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.113.49.3
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1421564951.A.931.html