推 davison: 謝謝大大的分享 ^_^ 01/20 09:17
推 deathcustom: 不過二階還好，三階以上一定要跑夠多點(確認他穩定) 01/20 12:47
→ jamtu: 不穩定看FFT波形會爛掉 01/30 00:06
※ 引述《davison (davison)》之銘言：
: 目前小弟正在設計二階Sigma-delta ADC (fin=20kHz, fs=5MHz)，採用2-bit flash adc
: 作為量化器，回授路徑則採用一個2-bit DAC，有幾個模擬問題想請教各位大大:
: (1) Sigma-delta ADC的輸出為2 bit數位訊號，要如何模擬其功率頻譜密度(PSD)?
: 或是訊號要從哪一個端點拉出來作FFT，才能得到Noise shaping的輸出頻譜?
2-bit數位訊號如果是binary
就用一個VCVS
Vout = 2*B1 + B0
對Vout做FFT
: (2) Trnasient simulation的time stop及time step大約要設多少，才能獲得較精準的
: 模擬結果?
在電路settle之後 取你要看的FFT時間長度即可
FFT時間越長，亦即取越多點，得到的頻譜長得越密
但不代表比較精準
何謂精準的模擬結果 可能你要重新思考
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.162.89.211
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1421582754.A.A8C.html