看板 Electronics 關於我們 聯絡資訊
bandgap電路圖請參考: http://ppt.cc/MPsr 當上電的時候,如果VDD的rise time很短, 那OP的輸出端VOP_OUT會沒辦法立刻跟上VDD上升的速度, 於是造成一瞬間MP1的VSG跨壓會變很大, 導致一個很大的電流會從VDD流過MP1以後, 再往下方流入bandgap本體, 所以這一瞬間VBG會有一個很嚴重的overshoot現象. 各位是否有什麼比較好的方法可以改善這種現象? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.177.10.46 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1426679840.A.5F0.html
bulcas: 你有沒有做 start-up 電路 ? 03/18 20:24
toyota370: 有start-up電路 我沒有畫出來 03/18 21:31
toyota370: 示意圖可以參考: http://ppt.cc/7B0I 03/18 21:48
yudofu: 有作ss但沒有效,應該要先回頭檢討soft start的線路的反 03/19 14:45
yudofu: 應時間還有限流的機制吧,難道你覺得現在的ss已經夠好了 03/19 14:45
yudofu: 嗎? 03/19 14:45
toyota370: 有加入soft start電路去抑制上電瞬間MP1的大電流 03/19 21:53
toyota370: 但會導致建立VBG的settling time變長 03/19 21:54
bulcas: 你的 settling time 多長 ? 另外你的 overshoot 電壓多 03/19 22:10
bulcas: 高 ? 03/19 22:10
bulcas: 還有你的 VDD 的 rise time 多長 ? 03/19 22:11
toyota370: VDD由0V上升到5V(上升時間100us) 若沒加入soft-start則 03/19 23:58
toyota370: 瞬間VBG overshoot會飆到接近5V,需要50us才安定至1.2V 03/20 00:00
toyota370: 小弟設計的bandgap緩啟動電路 http://ppt.cc/QkdV 03/20 00:01
toyota370: 加入緩啟動後,VBG會緩慢上升至1.2V(100us)無overshoot 03/20 00:03
toyota370: 是否有不用soft-start就可以達到抑制overshoot的方法? 03/20 00:07
toyota370: 前面VDD上升時間有誤,10us誤打成為100us 03/20 00:13
bulcas: 你這個 start-up 電路我看了感覺怪怪的欸.... 03/21 23:58
bulcas: 一開始沒接電時,左上 MP1 的 Gate 理論上是 VDD 03/21 23:59
bulcas: MP1 是指 start-up 的左邊接電流源那顆 叫 MSP1 好惹 03/22 00:00
bulcas: MSP1 gate 在 VDD MSP2 也在 VDD 電容沒電荷y 03/22 00:00
bulcas: 中間那顆 MSP3 的 gate 不管你的 BG 怎麼動,根本都不會 03/22 00:02
bulcas: 改變狀態,也就是說你的 BGR soft-start 根本沒有作用吧 03/22 00:02
bulcas: MSP3 關不掉 會讓你的 start-up 永遠在啟動狀態 03/22 00:08
bulcas: 你的 VOP_OUT 會一直被 MSP3 拉到 VDD 03/22 00:08
toyota370: 那個電流源在啟動的同時會一起產生 03/28 09:10
toyota370: overshoot的問題解決了! 原本採用two-stage Opamp 03/28 09:11
toyota370: Slew rate會受限於補償電容,故Power-on瞬間VOP_OUT只能 03/28 09:15
toyota370: 緩慢上升至正常操作點;用single-stage high gain Opamp 03/28 09:16
toyota370: 就比較沒這個問題了(Power-on初期Opamp屬於大訊號操作) 03/28 09:17