推 ptta: adjust driving strength of FPGA IO 04/13 16:56
→ sunken29: 感謝樓上的建議，可是小弟我的訊號無負訊號，卻有輸出 04/13 17:02
→ sunken29: 負的訊號，請問這樣該如何解決呢? 04/13 17:02
→ palapalaqoo: 這問題很難回你吧..你先用簡單的PATTERN試試看 04/14 10:35
→ palapalaqoo: 再慢慢升上去,看你輸出的變化是怎樣 04/14 10:37
推 embc05: 先確認這個雜訊是不是規律性, 如果具規律性, 就存在頻率, 04/14 14:46
→ embc05: 這時候你外部根據這頻率所設計的濾波器才有用。 04/14 14:46
→ embc05: 如果不具規律性, 那就要思考FPGA, 周邊存在著那些元件, 這 04/14 14:48
→ embc05: 些元件會不會干擾。 04/14 14:48
推 mmonkeyboyy: 驅動力不夠的問題 04/15 10:17
→ sunken29: 可是我還沒加Load，也是驅動力不夠? 04/15 12:16
推 ppsport: 接地不好~ 04/17 23:09
推 dysyase: 沒有pcb layout無法分析外部變數,訊號兩端串個電組吧! 04/18 14:12
→ dysyase: PS:你怎知道這不是[observer effect] 04/18 14:17
→ dysyase: PS:PS:沒有留電阻pad.割線,焊0402的電阻上去,從33R開始吧 04/18 14:23