→ hsnuyi: 這要看你的系統spec 05/28 02:28
→ hsnuyi: google: cadence phase noise integration range 05/28 02:28
→ hsnuyi: 第一則應該就是你所需要的答案 05/28 02:28
各位大大好
小弟目前在做u2的phy
想請問一下VCO或OSC電路跑出phase noise 之後
要怎麼決定積分範圍要從哪邊積到哪邊
目前看到很多資料都是從10k積到10M
但是不知道原因
像pll的輸入osc跟後面的vco要看的範圍是否會不一樣
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.44.50.14
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1432748378.A.F88.html