作者jamtu (月光下的智慧)
看板Electronics
標題Re: [問題] 關於OP的設計
時間Thu Jul 16 03:09:49 2015
※ 引述《burt800602 (123456789)》之銘言:
: 各位前輩好,碰到了一個問題卡了很久
: 小弟目前在做offset canceling,使用CHOPPER的架構去做
: 在還沒使用CHOPER時,有先在OP的input bias加上了10mV的DC offset,
: 看看是不是每個電晶體都操作在飽和。
: 問題來了,我OP加上10mV的offset後,會有許多電晶體沒有在飽和區
10mV * large DC gain 當然會死阿
任何OPAMP你模擬open loop時
input加正常offset都是死 除非你open loop gain很小
: 我用的OP架構是Folded cascode,且有加上一個理想OP作為CMFB用,
: 之前運氣好有用出一顆OP是可以加入30mV的offset,電晶體都還有全部在飽和區
你一定是設計錯了,30mV任何正常的架構都會掛
30mV * 80dB = 300V 你確定你看到的條件你OP有正常操作嗎
: ,但是那個架構是Two-stage的架構,現在是因為換了製程所以要重新設計,
: 想請問一下在設計上我有哪些地方沒注意到?
跟架構沒有關係,offset對OP的影響你要重新去理解
OP使用就一定是接負回授
你要做chopper就是sensor application
通常是OP接負回授變成IA,比如3-OPAMP IA / indirect CFIA / CCIA ...
沒接負回授的東西叫做gain stage
也有些IA的作法比較特別看起來沒回授但是實際上有回授,比如direct CFIA
我給你一個簡單正確看待offset的例子
電子學課本找出來 找出non-inverting IA configuration
Av = 1+ R2/R1 if OPAMP gain is infinite
在OP上面加offset,看實際的影響是什麼
絕對不是讓你的OP炸掉
: 我輸出端cascode部分的電晶體,Vov都為0.3V,所以我BIAS的設計就是
: 以Vov=0.3V來設計的,電流為260uA,增益為88db,VDD=5V,附載10pF
: VCM在2.5V 用的是0.5um製成。
: 另外想請問一下,因為我有去掃他的ICMR,範圍落在(0.2V~4V)都有88db的數值
DC gain = 88dB under 0.2~4V嗎
: ,所以他的ICMR應該就是3.8V,這樣講應該對吧?
: 若ICMR=3.8V,不是代表他的輸入的可變動量應該滿大的,為什麼會加入10mV
: 就掛掉呢?
ICMR = input common mode range
跟differential offset是沒有關係的
: 還有請問CMFB要怎麼設計才適當呢?
: 找了滿多資料都沒有講設計方面的部分
: 目前只知道電流要大點好而已,
: 我有想過是不是因為CMFB設計得不好,
: 所以電流拉不回來,導致電晶體進入linear?
: 謝謝!!!
怎麼應用,就怎麼模擬;怎麼量測,就怎麼模擬
沒有人會把offset加在open loop的OPAMP上面去應用
我個人建議是你不要focus在設計OP了
從整個Instrument amplifier下去理解才會對
先想辦法自己建ideal opamp (OTA) model
接幾種paper上面的負回授架構 確認在有offset的情況下function都正常
再實際去做電路才不會搞錯狀況
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.1.11.240
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1436987392.A.AC7.html
※ 編輯: jamtu (39.1.11.240), 07/16/2015 03:10:57
※ 編輯: jamtu (39.1.11.240), 07/16/2015 03:12:34
※ 編輯: jamtu (39.1.11.240), 07/16/2015 03:16:30
※ 編輯: jamtu (39.1.11.240), 07/16/2015 03:16:41
※ 編輯: jamtu (39.1.11.240), 07/16/2015 03:17:51
推 suewehon: 回文寫得真好! 07/16 13:20
推 ChingLan5566: jamtu大大 每次都佛心來著 07/16 16:41
推 burt800602: 謝大大回答 07/17 01:12