[問題] 請問寫verilog的軟體

[CCMAKE (夏夜晚風)]

想請教有在寫verilog的各位大大

都是用哪一個軟體寫呢?

如果在Xilinx的ISE裡面的話

他可以自動產生這個module的外層port

但是他的編輯器又不太好用

所以想請問各位

都是用哪種編輯器來設計電路?

感謝!  ^^

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.225.44.84
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1438013602.A.CC5.html
→ da5n299o: notepad++
推 Transform: verdi & vi
→ CCMAKE: 請問一下  用notepad++  有辦法自動產生每個模組的外殼嗎?
→ love84095: notepad++就只是個像是記事本的軟體而已，外殼要自己寫
推 mmonkeyboyy: sublime
推 a881: gvim
推 hsujerry: 載過Robei, 看起來蠻有趣的www 但沒實際拿來用過
推 cpyi: 就一般編輯器... 產生外殼有跟沒有一樣 自己動手寫吧
→ CCMAKE: 了解!   所以如果外殼有幾百個signal也要自己來?!