[問題] combinational signal 一定會有Glitch嗎?

[zmudd (Zmud)]

最近遇到一個問題就是combinational signal,
我的認知是會有機會有可能發生 Glitch,但又解釋不出來.
另一個人覺得combinational circuit'source 都是register out,
穩定的signal 做 combination,應該不會有Glitch,好像有理?
請問有經驗的大大們,會有Glitch 嗎?
該怎麼舉例解釋呢? 謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.171.16.220
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1440948858.A.8A5.html
推 hsujerry: Simulate Glitch and Delay in Combinational Circuits
→ hsujerry: http://goo.gl/cHHnax 寫個datapath跑模擬,抓節點看一看
推 hsujerry: http://goo.gl/NrXF3v 第15頁起,蠻清楚詳細的了
推 hsujerry: http://i.imgur.com/q9yag6c.jpg
→ hsujerry: http://i.imgur.com/QYiHFid.jpg      先ZZZ 88
推 walelile: data path不一樣長就會有glitch
→ walelile: 就算reg出來，還是會展開一堆data path
推 wait: Ans: Yes
推 yudofu: 物理上不可能有真正同時這種事情，只能用setup time跟hold
→ yudofu: ing time去避免。
推 mmonkeyboyy: 一定有  然後怎麼解就是面試問題了