[問題] EDA CLOUD NAND閘 LVS問題

[saes2005 (saes2005)]

如題

我在EDA CLOUD上畫一個NAND GATE

佈局長這樣子

http://i.imgur.com/6lVQArG.jpg

DRC有過了

但在LVS不論有加或沒有加 -hier 這個參數

LVS都看不到笑臉

後來看到report

發現底下的NMOS變成了SMN2這個元件

這是我在rule內有加上或更改置底文內的條件

就麻煩各位大大指點一下了

--
                               OVERALL COMPARISON RESULTS
                         #       ###################       _   _
                        #        #                 #       *   *
                   #   #         #     CORRECT     #         |
                    # #          #                 #       \___/
                     #           ###################

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.135.9.35
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1451482255.A.F0B.html
→ saes2005: 自問自答 schematic 要用 pmos4 及 nmos4
推 Baneling: 建schematic(netlist)或layout呼叫的元件沒對好吧?
→ saes2005: 建schematic用到3隻腳的MOS 後來比較其它LAB寒訓講義後
→ saes2005: 才發現要用4隻腳的MOS
推 shutupplease: 用三隻腳的話，那body會跑到哪裡呀
→ saes2005: 會跑到source端