推 mos888tw: 你可以把電路拆解掉 也可以看一下是哪一個node發散 01/19 21:39
推 rice019: 看一下.ic0的檔案,看哪一點沒收斂給initial condition 01/20 10:51
推 mos888tw: hspice有bias check 你查一下 寫些條件去tigger看哪裡散 01/20 18:03
小弟之前曾在板上發問過一些hspice的相關問題
因為本是做數位電路為主，所以在hspice的使用上不是很清楚
目前我將一個6T的SRAM cell中上面兩個pull up的PMOS其中一個(M4)
http://imgur.com/UMtCvDE
改成非常小的電阻R0(1e-05)，甚至直接拿掉將下面M2的drain接到VDD
在原本沒有修改的電路是可以收斂的，但是做了以上修改後就不行了
所以我認為可能問題是出在這個部分，想請問有沒有人知道原因或是如何去找出原因?
P.S.我的整個電路架構圖是這樣:http://imgur.com/lZuK7dn
圖中Core的部分就是放了SRAM的cell array，Leakage Quantizer則是一個震盪器和
counter組成，我猜想的另一個可能是修改後導致震盪器不會收斂
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.134.38.56
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1453088785.A.A56.html