想請教各位高手，合成時使用的.lib是90nm_lvt
然後我產出area的結果不想要有wire load的出現
所以我在TCL檔中下了set auto_wire_load_selection false的指令
可是合出的結果工具依舊給我選擇wire_load(ForQA)這項
自動選擇這功能怎麼關都關不掉。
想請各位大大幫解!!
還是有啥指令可以限制!?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.18.104.56
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1458978581.A.D31.html