[問題] non-overlapping電路

[ChingLan5566 (緊嵐56)]

各位前輩大家好

我最近剛做專題是關於switch-cap的電路

裡面用到一些switch-cap取代電阻

我有點疑問就是，為什麼不直接接clk跟clkbar 就是一組non-overlap的時脈了

還要這麼麻煩去用一個non-overlapping clock的產生源


我知道這個問題很愚蠢 但是真的想不通~"~

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.251.203.252
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1462088048.A.9B2.html
推 ap4318: non-overlap是指不能同時為high吧
→ ap4318: 而且clk_ bar是用clk加一些電路產生的吧
推 darky897: 這樣有clock skew就死定了吧
推 Baneling: clkbar是clk的延遲, 一定會發生兩個都為high的時候
→ Baneling: SC電路遇到這種情況就會發生電荷沒辦法如預期的流動
→ Baneling: non-overlap clock就是為了避免clk與clkbar同時為high的
→ Baneling: 情況發生, 跟設計SC電路的OP比起來, non-overlap clk很
→ Baneling: 簡單啦~ 邏輯閘兜一兜 corner有過就好
推 mmonkeyboyy: 因為比較不會出錯 不然你光畫線就要死人 更別提PV
推 ypc1994: 模擬沒差 但晶片出來會很抖