Re: [問題]請教一個晶片下線 LVS layout shorts的問題

[jamtu (月光下的智慧)]

1. 你兩個pad中間加feeder，單跑2個PAD with feeder的LVS，看有沒有問題

　 如果沒問題的話，整顆CHIP就這樣加

   面積？晶片會動比較重要。

2. 但是你們靠那麼近這樣有辦法打線？手工打線通常要求center-to-center 100um

3. 今天之內你可能要移除這篇文章，不然可能有法律責任

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.17.168
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1470628421.A.B03.html
推 seth781500: 感謝大大的幫忙 我先把LAYOUT圖刪掉..先試試看
推 seth781500: 請問一下 一般來說PAD和FEEDER是不是要有空隙，還是要
→ seth781500: 緊貼在一起?我發現我加了FEEDER只要他們MATEL6有碰到
→ seth781500: 就會發生短路。
推 ap4318: 應該是metal喔~
→ jamtu: 我猜是你把signal連到PAD的VDD跟VSS了
→ jamtu: 不過...來不及了～
推 seth781500: 11月還有一梯，還要在試試看
推 seth781500: 請問訊號連到VDD VSS是什麼意思?
→ Baneling: 真好奇是那間實驗室的小朋友...
推 Baneling: google "pad 使用 教學 tsmc" 就找的到人家上課投影片了
推 Baneling: pad的使用 CIC也有提供example跟說明文件 跟實驗室的管
→ Baneling: 理員討論一下吧~