看板 Electronics 關於我們 聯絡資訊
大家好, 我想問的是平常在設計OPA時掛在Vout的CL負載電容,看過CL的範圍有0.1pF~10pF。 我查網路上說。 CL為等效電容負載,可視為輸出端、負載與其他雜散電容等的總和。 我之前大學做專題時,教授是跟我說電容值越大代表你的OPA驅動能力越好, 所以設計OPA時負載電容會掛大一點,方便之後電路的設計? 但是我現在做時,教授是跟我說CL代表你的畫layout後的電路的寄生電容。 應該就跟網路上查的意思差不多的? 但我嘗試過設計時CL更動,PM跟GBW會差異非常大。 所以想問問正確的意思是甚麼以及要怎麼選擇CL負載電容的電容值。 謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.129.210.18 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1475158020.A.D32.html
relax321: 我個人是依照所設計的主電路去估算opa的負載電容,以及 09/29 23:37
relax321: 主電路需要的GBW,甚至gain,才開始設計opa~至於PM我 09/29 23:37
relax321: 都設計高於60低於75度,這是我的一點淺見!有錯請糾正 09/29 23:37
relax321: ~ 09/29 23:37
relax321: 補一下,因為晶片不完美效應,我們教授是希望我們可以Ov 09/29 23:41
relax321: erdesign,這樣chip回來可以work的機率比較高? 09/29 23:41
ap4318: 看你推動下一級的閘極電容多大吧,WLCox應該可以估算? 10/01 10:46
jamtu: 要知道這顆OP實際在系統的用途 10/01 14:07
zxc44560: DC-DC converter buck或boost架構的 實驗室都做這個 10/02 00:58
zxc44560: 問學長說它們都掛0.1p 說之前學長都這樣做= = 10/02 00:58
cebelas: 如果是Buck 或 boost 你應該把power stage設計完後 由sta 10/02 14:28
cebelas: te space average model設計補償器 補償電容電阻一旦決定 10/02 14:28
cebelas: 好 error amp的spec就定了 10/02 14:28