[問題] D35 layout疑問

[zxc44560 (拉基)]

大家好

這次想問的問題是D35 Layout畫法的問題

我現在在畫一塊小電路的Layout

然後NMOS的Bulk不是通常都會接GND 但是我有一顆是設計Source跟Bulk接再一起

但我畫不管怎樣我LVS都會說我這顆的Bulk接到GND去了

我有上網查怎麼畫和看Design Rule都沒說 (還是我沒看到

因為底層環境是是PSUB 所以為是只要包層PWELL就會對 結果還是錯

今天我發現有個PSUB2的材質

我用PSUB2材質把這顆電晶體和Guard Ring當做Bulk電位包再一起 LVS就過了

但我想問的是用PSUB2包起來的MOS是當作一個獨立的PSUB包起來 還是其他意思?

雖然LVS過了 我想問這樣的畫法是正確的嗎?

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.45.161.197
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1480500828.A.79A.html
推 divhexa: d35 nmos body 只能接地
→ divhexa: t18後可用dnw 來避免body effect
→ zxc44560: 那如果我這樣畫ok嗎 因為我那顆MOS特性變很差
→ zxc44560: 打錯 那顆MOS的Bulk接地後電路特性變差
→ zxc44560: 我看D35也有DNW
推 shengyeh: psub2是用來區分不同電位 應該不是dnw
推 shengyeh: 你如果是用pdk 應該會有ref device可以參考吧
→ zxc44560: 痾 我看材質有DNWELL
→ zxc44560: 那份我沒看過 我找找
推 divhexa: d35沒有dnw
推 smart1901: psub2實際上不會做出來 這樣圍雖然騙過lvs 但是他們還
→ smart1901: 是同樣的body
推 smart1901: 比較正確做法應該是用NWELL環繞你的元件 再用DNW框整個
→ smart1901: 像是碗公包覆你元件 內外的substrate才會隔開
→ zxc44560: 好 感謝樓上早上試試看後在跟你講
→ zxc44560: 但用Nwell圍不就會變成Pmos
推 smart1901: 圍一圈 像是guardring那樣 中間是沒NWELL
→ zxc44560: 哦哦 你說把nmos用nwell包起來然後中間挖空
→ zxc44560: 元件的範圍挖空
→ zxc44560: LVS過了 但ERC跟Softchk有錯 我再繼續試 感謝你
→ zxc44560: 結論: TSMC 0.35um NMOS 只能接gnd 感謝divhexa大!