[問題] Calibre LVS 找不出問題

[yis000000 (口口口tall)]

這陣子在用EDA上的T18製程畫layout
然後在跑LVS時沒有笑臉
我看他的錯誤報告似乎原因是抓不到元件
看過接線也確實都有接到
跟schematic比對時元件也確實有比對到
可是LVS就是抓不到
想請問大家有什麼解決方法嗎

http://imgur.com/EKxAQQI.jpg
http://imgur.com/3p2xUAs.jpg
http://imgur.com/CuAz8Gd.jpg

--

記者:這裡有誰是四葉草的粉絲
特哥:我我我!   我是草粉!!!

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.120.108.77
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1484041589.A.C5E.html
→ CaskY: 你可以問學長
推 kameng: Vbias2點偏了
所以確實有抓到元件嗎?
※ 編輯: yis000000 (36.232.137.37), 01/10/2017 23:25:18
→ rogerham: 沒抓到元件，要在netlist先宣告C,L的.subckt
可是我netlist檔中確實有宣告所有原件跟接腳的說
※ 編輯: yis000000 (36.232.137.37), 01/11/2017 00:23:37
推 mmonkeyboyy: lib沒有讀到吧
→ mmonkeyboyy: 手動加上去也行的
推 relax321: include sources.added ?