[討論] 給一個 8ns delay的方式選擇

[HAKUNA2362 (小宅)]

想要在數位電路部分的地方加上delay 值約8ns左右

由於是自己layout，這部分比較擔心一些

如果用邏輯閘給

大概需要上百個Buffer 或 AND Gate = =

不過這些本身是數位layout產生的block就是了


另外就是用RC delay的方式給

不知道哪種方式比較好？

或是有推薦別種方式？

希望8ns不要太浮動...

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.19.247
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1485605427.A.473.html
推 HiJimmy: 快一點的MCU?
推 hsucheng: 用counter算clk吧
目前有想用兩個方式 一個就用gate delay串一百級
但是晶片送出前會加上switch跟留pin，到時候有問題
就外接FPGA給delay XD
用FPGA裡面的counter來算
推 Leadgen: 你有多少頻率的Clock可以用?
800MHz!
推 corydoras09: 用flipflop可以嗎？
推 ViewMoon: RC 非常浮動
好的q.q
→ furio: 要安定的話用delay line,2米左右的同軸線
推 shengyeh: 用background calibration就好了 多留幾個bit做調整
※ 編輯: HAKUNA2362 (140.112.19.247), 01/29/2017 21:37:04
→ furio: 800MHz delay 8ns,就直接用shift register就好了
→ furio: 依delay的信號頻寬決定,shift register的頻率跟級數
推 Leadgen: 你的8ns有多少誤差可以使用? 8ns +- ?%