作者was336789 (Howard)
看板Electronics
標題[問題] Opamp Phase Margin
時間Sat May 20 20:21:50 2017
有關於opamp phase margin的問題想請問大家。最近讀了一些有關於phase margin的文章
，得到的答案是phase margin至少要大於45度不然會造成ocillatory，能夠達到60度最好
。我也對自己設計的Opamp做改進，但目前我得到的是phase margin在70度左右，那這樣
的
phase margin是偏大嗎？如果偏大的phase margin會造成什麼影響?
--
Sent from my Android
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 91.17.250.140
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1495282913.A.1AA.html
※ 編輯: was336789 (91.17.250.140), 05/20/2017 20:23:46
→ zxc44560: 穩定比較慢 05/20 20:25
推 CaskY: 說settle的時間比較久可能比較好? 05/20 20:48
推 pcv510: 沒有啥好不好 只有你需求為何 05/20 21:27
→ zxc44560: 也是看後續的電路做需求吧 05/20 21:39
→ blacktea5: Settle 比較久 05/21 00:47
→ was336789: 如果這個opamp是用在高頻clk的switch capacitors reson 05/21 05:12
→ was336789: ator裡，這樣settle time長是不是會造成影響，還是影響 05/21 05:12
→ was336789: 不大? 05/21 05:12
推 blacktea5: 你的時間夠嗎 05/22 00:03