推 bxxl: digital filter也會有頻率響應,Q級cic的響應是sinc的Q次方 06/12 12:22
→ bxxl: 不補就是你頻率響應靠近邊邊時會衰減 06/12 12:23
各位好,
小弟目前在做delta sigma ADC,
輸出要求14bit,
已經做好前面的modulator,
要開始做decimation filter,
目前看書上的架構做cic filter,
降頻率為32,
http://i.imgur.com/12HXUPK.jpg
架構如上圖,
但我不清楚電路如何實現,
cic filter裡面的adder/register要幾bit?
還是用規格需求的14bit就可以了？
有找到一個計算register的bit數:
Win+(Q log2(D)=1+4log2(32)=21bits
Win:input bit number
Q:cic stage
D:decimation factor
是這樣計算嗎？
然後還有一個問題,
有些文章會提到,
cic filter會造成訊號衰減,
所以後面要加一個補償FIR filter,
可是cic filter不是數位的嗎？
怎麼會有衰減…
由於目前急著先交出一個版本,
也根本沒時間去做FIR filter的乘法器,
如果modulator直接接上cic filter,
這樣行得通嗎？
求大神指點,
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.242.225.25
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1497188191.A.C96.html
※ 編輯: m3365789 (27.242.225.25), 06/11/2017 21:41:04
※ 編輯: m3365789 (27.242.225.25), 06/11/2017 22:02:20
※ 編輯: m3365789 (27.242.225.25), 06/11/2017 22:11:47
※ 編輯: m3365789 (27.242.225.25), 06/12/2017 01:21:12