[問題] LDO的PSR分析小問題

[nick236 (阿嘎)]

最近唸一篇14年JSSC的paper （External Capacitor-Less Low Drop-Out Regulator Wit
h 25 dB Superior Power Supply Rejection in the 0.4–4 MHz Range）
對作者的分析方式有個小問題：

http://i.imgur.com/o8XrDdo.jpg
上面這張圖是LDO高頻下的雜訊路徑電路圖 把焦點放在Mp的rdsp及Cdb電容

http://i.imgur.com/HLAMU6E.jpg
這張則是他的小訊號模型 注意原本rdsp Cdb路徑的雜訊電流 作者表示為：
http://i.imgur.com/piOHQT7.jpg
那我的問題很簡單
電流的公式應該是壓差除以電阻也就是：
（1/rdsp+sCdb)*(Vdd-Vout) 才對

為何作者可以將Vout視為接地來分析呢？




--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.126.10.73
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1501668490.A.162.html
推 xeaper: 他應該是要計算小訊號輸出電流吧，所以輸出才會接地
推 kameng: Thevenin把電壓轉換成電流源後原本的cdb變成clt的一部份
推 kameng: 所以並不是假設vout是gnd
推 jopurin: 太神啦