看板 Electronics 關於我們 聯絡資訊
不好意思打擾板上的大大 小弟最近再帶FPGA的實驗 今天遇到有一組學生交過來的作業(內容是馬達的位置解碼器) 他們的top level檔是.bdf的形式 一開始檢測測資結果一直不對 後來發現是他們的裝置設定是Cyclone V,當我改成Cyclone IV E後,測資結果就是正確的了 有觀察到的現象是跑模擬時,modelsim的時間跳動在V裡面是10~20ns在跳動,而IV時是有ps的跳動 雖然我們測試檔的解析度都是設1ns,不知道這個狀況有沒有大大也遇過 或者是大概知道問題出在哪裡? 因為我學FPGA是邊做邊學,知識有點零碎…有些問題真的不太明白 還希望大大們可以提點 謝謝大家 如果覺得需要看一下程式,再麻煩推文跟我說一聲~我在上傳看看 謝謝大家 ----- Sent from JPTT on my InFocus M535. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.169.164.67 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1510335296.A.A69.html
eamansf96xs: 點開 V 跟 IV的 rtl看一下阿 11/11 10:12
eamansf96xs: 還有summary比較 11/11 10:12
mmonkeyboyy: 應該只是版子設定那裡設錯了@_@~ 11/13 08:29
mmonkeyboyy: ps跳動的....嗯 可能不是很正確 11/13 08:30
BreezeCat: 我再研究看看,前幾天看一看RTL沒看到有差別說 11/15 23:39
mmonkeyboyy: diff 一下就好了 11/22 02:15
mmonkeyboyy: 要不然也可以用logic check tool 11/22 02:15