→ Jielolz: 通訊方面 12/15 02:05
推 ptta: ASIC for ML 12/15 08:57
→ andymust: ML是什麼？ 12/15 09:24
→ zxc44560: machine learning吧 12/15 09:28
推 porschesun: 叫他換教授 ? 要做數位幹嘛找做類比教授阿 12/15 10:01
推 eamansf96xs: 好奇通訊跟ML 有能兩年的論文？ 12/15 10:39
推 mmonkeyboyy: 如果不出片的回來量的話 可以 12/15 10:48
→ mmonkeyboyy: 不要睡覺時間就多很多了 12/15 10:48
推 eamansf96xs: 能舉例嗎？ 12/15 10:56
推 a5719572: 不對阿 要做數位電路 為什麼要找類比的教授 差很多很遠 12/15 13:22
→ a5719572: 除非教授哪天腦洞大開 我們來做數位電路 才有可能吧 12/15 13:23
推 ptta: 類比教授做數位，可以觸發梅迪奇效應 12/15 13:57
推 cpyi: 很多教授作一堆題目，也沒看過什麼梅迪奇效應，只是下面的人 12/15 15:21
→ cpyi: 自己搞而已，呵呵 12/15 15:21
→ GiantChicken: 跨領域多的是自以為在做人家的認為 12/15 16:01
推 eamansf96xs: 叫他換教授吧 不然一定活不下去 12/15 19:08
→ andymust: 我們是某私立科大的 Ic設計只有一間類比的實驗室 12/15 20:27
→ andymust: 有做數位IC的沒有教授資格 不能收研究生 然而我們的數位 12/15 20:31
→ andymust: 設計沒有往IC製造走 都是往應用方面 12/15 20:31
→ andymust: 然後教授有建議往類比就好 可能再和學弟討論看看 12/15 20:32
→ andymust: 應該說只有類比的流程可以跑 數位IC還沒有 數位設計是用 12/15 20:35
→ andymust: xlinx altera為主 沒有做IC的backend flow 12/15 20:35
→ andymust: 目前實驗室只有把cell based的環境建立而已 可能要等後 12/15 20:38
→ andymust: 續的碩班學生有無興趣惹XD 12/15 20:38
推 tony9211: 感覺感覺把環境建完就畢業了 12/16 18:39
推 eamansf96xs: 可以請問何謂環境嗎？ 12/16 22:15
→ andymust: Cell Based的環境是我之前建立的 目前只有裝好Tool而已 12/16 22:29
→ andymust: 環境是我教授有再叫我建立cell based的環境 包括伺服器 12/16 22:32
→ andymust: 的安裝 軟體安裝 client的連線等等 12/16 22:32
→ andymust: 目前主要是使用full custom的流程 12/16 22:33
推 Sradio: fully-synthesized digital pll 12/17 04:36
推 mmonkeyboyy: 環境建完如果就畢業了 那這...這學不要也可以了XD 12/17 07:52
→ mmonkeyboyy: 如果一切文件都有的話 最多兩個月就要建好吧 12/17 07:52
→ mmonkeyboyy: 做做FPGA相關的設計吧 還蠻多東西可以做的 12/17 07:53
→ mmonkeyboyy: 要做後端也可以的 一堆大學生都能做FPGA前後端了 12/17 07:53
→ mmonkeyboyy: 現在歐美也一堆實驗室都是往這裡教學和做研究的 12/17 07:54
→ mmonkeyboyy: 至於數位題目多到爆炸能做 但問題在於有多少時間 12/17 07:55
→ mmonkeyboyy: 反到是一樓講的通訊我不是很建議 一是難了點二是時 12/17 07:55
→ mmonkeyboyy: 間要多 PHD還可以 MS就別鬧了 12/17 07:56
→ mmonkeyboyy: 除非這個碩班生強到爆炸 但通訊跟山一樣高要爬不易 12/17 07:57
→ mmonkeyboyy: 我上一個看到這樣的碩班生是 T. Rappaport的學生 12/17 07:57
→ mmonkeyboyy: ML的話....最好也是先看看山有多高.... 12/17 07:59
→ mmonkeyboyy: 做個inference 還可以 其他嘛...ARCH在那裡都不知道 12/17 08:00
→ mmonkeyboyy: 是要怎麼做 最多做個me too文章 12/17 08:01
→ mmonkeyboyy: 而且在做好FPGA很多學生就差不多要畢業了 12/17 08:01
推 deathcustom: FPGA/CPLD的東西要建起來很快，肯花錢一學期就有 12/19 12:04
→ deathcustom: 重點是環境、研究方向，教授要叫學弟做甚麼課題? 12/19 12:05
→ deathcustom: 如果只是隨便做做，那連FPGA都不用，Matlab跟Verilog 12/19 12:06
→ deathcustom: 模擬跑一跑就好(?) 12/19 12:07
→ andymust: 目前是傾向做數位的pll 12/19 12:16
推 mmonkeyboyy: 根本不用一學期 @_@ 一個月就最多了 買個板子下個程 12/19 23:22
→ mmonkeyboyy: 式是要多久啦~~ XD 做什麼的問題就是看教授了 12/19 23:22
推 deathcustom: 一群FPGA都沒摸過的要上手起碼要玩個兩個月 12/20 10:03
→ deathcustom: 比如說把ADDA摸熟、把RS232摸熟、把個別擴充元件摸熟 12/20 10:03
→ deathcustom: 以台大來說，是一整個學期的數位電路實驗(期末有proj 12/20 10:04
→ deathcustom: 如果讓老師花了幾萬到十幾萬買了設備，不可能只為了 12/20 10:05
→ deathcustom: 一個學生，換句話說，怎麼做、該做甚麼都要建立紀錄 12/20 10:06
→ deathcustom: 而這個老師又是做類比的，沒碰過Verilog的機會很高(? 12/20 10:06
→ deathcustom: 或者碰過也是很久以前了 12/20 10:07
→ deathcustom: 所以我才說按照我的經驗應該要一個學期XDDD 12/20 10:07
推 mmonkeyboyy: 現在不用啦 買個便宜學生版 用對書 基本上都有了 12/20 11:29
→ mmonkeyboyy: 當然verilog這個沒救 但嘛....學一下不會太難 12/20 11:29
→ mmonkeyboyy: 一般真的認真全心全意做吼 一個月就差不多到了可以 12/20 11:30
→ mmonkeyboyy: 了解問題的能力了 12/20 11:30
→ mmonkeyboyy: 不過要是有幾十萬可以花 當然要好好摸XD 12/20 11:32
→ mmonkeyboyy: 但真的 做做FPGA不錯 最近jason cong才又在講這事 12/20 11:36
→ andymust: 學弟是想用cell based做數位IC 要學verilog 不會碰到 12/21 08:42
→ mmonkeyboyy: cell-base 做數位....他是想念幾年啦 12/21 10:05
→ andymust: 現在教授建議analog 目前也打算走analog 12/21 12:18
→ andymust: 想問一下 cell based碩士讀3年似乎很常見? 12/21 12:19
→ mmonkeyboyy: 這都要看個人天資吧@@" 如果要下片要測 第一年沒做出 12/21 21:29
→ mmonkeyboyy: 來就可以預約第三年宿舍了啊... 12/21 21:29
→ mmonkeyboyy: 其實有很多可以做也能做 這不是學弟的問題就是了 12/21 21:31
→ kingstongyu: 乾脆弄一個你自己的通訊協定協定出來 12/26 15:04
→ kingstongyu: 不然自己設計一個新的處理器出來 12/26 15:05
推 gototheptt: 重考 01/11 19:08