推 mmonkeyboyy: gatelevel 那裡來的? 手刻? 04/10 20:55
→ mmonkeyboyy: 把一些optimization先註掉跑 04/10 20:56
→ mmonkeyboyy: 應該是有timing問題 前端要先有個rst 04/10 20:58
→ eamansf96xs: 跑dc變成gatelevel netlist 04/10 21:02
→ eamansf96xs: 可是我是拿比賽題目給的.sdc去跑耶 04/10 21:03
→ eamansf96xs: 都有rst. 了 04/10 21:04
→ eamansf96xs: report timing. slack都正的 04/10 21:26
推 amistad: RTL 的 non-blocking assignment 加 delay 試試看 04/10 21:37
→ eamansf96xs: 在rtl code 加delay. dc不是不會理會嗎？ 04/10 22:06
→ eamansf96xs: 在code上加delay只是方便自己測試 04/10 22:07
→ eamansf96xs: 實際電路不會因為你加delay他就幫你合delay. 我記得 04/10 22:07
→ eamansf96xs: 是這樣 04/10 22:07
推 kuoll: 個人經驗 八成是tb有問題 檢查一下資料怎麼灌的 灌完第1筆 04/10 22:39
→ kuoll: 後滿足什麼條件才會灌第2筆？ 同理灌完第99筆後滿足什麼條 04/10 22:39
→ kuoll: 件才會灌第100筆? 條件滿足了嗎？ 04/10 22:40
→ eamansf96xs: 但rtl模擬有過欸 這樣還是tb問題？ 04/10 22:49
→ eamansf96xs: 我做的是cic競賽的東西 tb應該不會有問題吧 04/10 23:14
→ eamansf96xs: 抱歉 以解決 剛剛看了rtl code根本不會有我預期的 04/10 23:42
→ eamansf96xs: 結果 但跑tb卻過了。。。 04/10 23:42
→ eamansf96xs: 改了一下 合成完也能過了 04/10 23:42
推 kuoll: tb不一定算無遺策 有些極端的pattern反而糾不出錯 大膽懷 04/11 01:00
→ kuoll: 疑小心debug才是正確態度 04/11 01:00
推 mmonkeyboyy: ......跑tb卻過了XD 太神奇了XD 04/11 02:07
→ eamansf96xs: 了解 感謝各位幫助 04/11 08:19
→ mmonkeyboyy: 哈 沒幫上什麼忙 只覺得這個太神奇了orz 04/11 12:30
→ mmonkeyboyy: 實際電路加delaY沒有用btw 04/11 12:31
→ mmonkeyboyy: 那些是non-sythesizable 04/11 12:31