推 cebelas: 想請問一下 你要看那個loop為什麼不是斷在high impedance 04/17 13:38
→ cebelas: VEA那點呢? 04/17 13:38
推 kk123: 斷 M3 的 gate 04/17 13:43
→ kk123: 這只有固定一種Vout 啊…真是有趣 04/17 13:45
→ rockboy0831x: 我是想說VMIR與VOUT是由M7、M8 buffer bridge接起 04/17 14:40
→ rockboy0831x: 所以斷在VMIR可以類似VOUT回到VOUT的LOOP GAIN 04/17 14:41
→ rockboy0831x: 回k大，這電路設計時有三個LOOP，M2 M3各一個 04/17 14:46
→ rockboy0831x: FVF Stage那邊自己有一個，可是我EA這邊就搞不定QQ 04/17 14:47
推 cebelas: 三個Loop中EA鎖Vref那點 你要斷在VEA那邊吧 04/18 11:30
推 cebelas: 這樣你才能夠同時看到DDA Vref,vout那兩個Loop 從EA 去 04/18 11:33
→ cebelas: 控制FVF source端以及到Vout端 04/18 11:33
→ cebelas: 不然你等於是斷在一個low impedance node 04/18 11:34
→ cebelas: 這架構好神奇 是IPEL做的嗎？ 香港科大他們？ 04/18 11:35
推 Baneling: 有原文嗎? 04/18 23:40
→ Baneling: 跑模擬也不能直接打斷吧 hspice有lstb的指令可以用呀 04/18 23:41
推 Baneling: 舊一點的斷法也是加電感電容吧... 04/18 23:47
→ rockboy0831x: 我是加入大電感跟大電容斷的沒錯 04/19 01:01
→ rockboy0831x: 感謝大大們回應，做出來了 04/19 12:00