[問題] zero delay simulation跟notimingcheck

[tentimes (十遍)]

各位大大好，

在使用ncverilog做模擬的時候可以下幾個指令

notimingcheck : Don't execute timing check

delay_mode zero : zero delay

想請問在使用上這兩個會有什麼差別嗎？

謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.24.117.52
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1531058232.A.389.html
推 bakerly: 這兩個是不一樣的東西，以dff為例，zero delay是讓dly歸0
→ bakerly:  ，clk edge一來d就傳到q，中間沒dly。 no timing check
→ bakerly: 是不作timing check。d和clk的關係不符合setup/hold tomi
→ bakerly: ng時也不會讓q輸出unknow。前者一時不知道有什麼例子，後
→ bakerly: 者常用在確認function不管timing時先關掉timing chec看fu
→ bakerly: nction對不對。
推 mmonkeyboyy: Zero delay 用在把#5 這種語法忽略 design 時用 可以
→ mmonkeyboyy: 看功能
推 mmonkeyboyy: No timing check 用在如 gate level 你不想跑dynamic
→ mmonkeyboyy:  timing （浪費時間）用
→ tentimes: 好的 謝謝兩位的解說