關於IC Layout寄生電容的問題

[ray0514 (BO_RAY)]

小的剛學IC layout沒多久
想請問在DRC LVS 驗證都過情況下
做pex C+CC 抽取後發現電路產生了許多寄生電容
也因此對電路的性能造成很大影響 (尤其是功率的部分)
想問問各位佈局高手，在做佈局時需要注意甚麼
或是有一些技巧能不要讓寄生電容產生?
再請問，兩層金屬板之間容易產生寄生電容，那在這情況下
是否同一層金屬就不適合都畫在同方向?
小的新手，請高手指點 !! 謝謝 !

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.105.92.145
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1533651698.A.248.html
→ a12349221: 垂直走線
垂直走線是指佈局的時候 還是？
※ 編輯: ray0514 (117.19.36.55), 08/08/2018 15:16:35
推 kameng: 有查過是哪一個點的問題?PEX可以看看是哪裡造成c/cc
我在佈局的時候習慣將同層金屬都畫在同一個縱相或是橫向而且很密集這樣會造成寄生電容嗎？還是走線太長影響會比較大
→ kameng: 要說減少寄生電容當然是減少連接線長度 但你也要先知道是
大大您好 看的到程式中哪點的寄生電容比較大，但是我看不懂他的數字編號是指哪點
→ kameng: 哪一條線出問題
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 10:05:19
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 10:07:27
→ mmonkeyboyy: 數字編號可以拿去反查位置....
→ kameng: 我記得在RVE可以點那點 Layout那裡會直接highlight
謝謝！我再試試看
→ samm3320: 是在做哪種電路呢？
→ andyvirgo: 原po好像是做去年cic初賽的題目 紅綠燈
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 12:54:09
推 ap4318: 同一層走同一個方向對繞線來說會比較容易吧
→ ap4318: 如果要減小同層metal所造成的cc最有效的應該是加大spacing
→ ap4318: 功耗的部分要考慮是不是兩條訊號toggle的方向相反，導致dr
→ ap4318: iving loading變重
→ andyvirgo: 考量面積 以.18製程繞線的方式可以用 例如m2 m4金屬走
→ andyvirgo: 水平方向 交錯使用或許是方法 既可以減低寄生電容效應
→ andyvirgo: 面積也能夠兼顧 m1 m3也是類似觀念