推 mmonkeyboyy: 做 ml的吼 XD 01/17 04:31
推 mmonkeyboyy: 用模塊FOR LOOP 這應該是解法 01/18 01:36
→ wta470: 感謝m大 我目前也是用for來寫 只是想問看看有沒有更好的 01/18 14:51
→ wta470: 解法 01/18 14:51
推 hsucheng: 用counter當記憶體位置? 是這個意思嗎? 01/19 00:09
推 bookstar07: 把兩個bank輸出接一個分類器 01/19 20:28
→ bookstar07: 資料寬度以bank寬度來定 01/19 20:28
→ bookstar07: 用counter跑addr累加 01/19 20:28
→ bookstar07: 這樣比用for省超多面積吧……… 01/19 20:28
→ bookstar07: 不然後面運算如果是軟體 01/19 20:30
→ bookstar07: 就直接寫tb吐mem資料 01/19 20:31
→ bookstar07: 用軟體分類就好 01/19 20:31
推 mmonkeyboyy: 我猜他就是想面積換速度啊.... 01/20 00:52
推 hsucheng: ram用dual port好像能2讀，但不知道樓主的memory用甚麼 01/20 01:12
→ bookstar07: m大 可是一般mem的輸出頻寬也有限啊XD 沒必要用到for 01/20 02:49
推 mmonkeyboyy: 這就要看他的東西是什麼了 我不久之前才做一個類似 01/20 02:55
→ mmonkeyboyy: 的 就是要把memory 用到不行來加速 01/20 02:56
→ mmonkeyboyy: 不過這真的是很值得討論 要看設計架構了 01/20 02:56
→ mmonkeyboyy: 你可以multiple way & overlap來解決頻寬 01/20 02:57
→ mmonkeyboyy: 其實這是個厚問 不過總比一堆學生瞎問好多了 01/20 02:57
推 bookstar07: 就算存取overlap其實不影響後面分類電路的大小吧? 01/20 03:19
→ bookstar07: 畢竟如果考慮到mem delay之類的 需要cycle數 01/20 03:20
→ bookstar07: 會遠遠大於純組合邏輯的分類電路 01/20 03:21
→ bookstar07: 不過真的還是要看前後設計需求 才能取捨啦 01/20 03:22
推 mmonkeyboyy: 主要是它要分9類 9個矩陣 一般來說 這樣設計 會傾向 01/20 05:24
→ mmonkeyboyy: 於memory存取為導向的設計 那自然會有很多distrbuted 01/20 05:25
→ mmonkeyboyy: memory ASIC來說 就是看願不願意花錢 01/20 05:25
→ mmonkeyboyy: FPGA來說就是看BRAM利用率多高 01/20 05:26
→ mmonkeyboyy: 分類都是小事bandwidth是大事 還有conjestion 01/20 05:26
→ mmonkeyboyy: 我之前案子就是用FPGA ASIC都做上了 蠻多細部設計 01/20 05:27
→ mmonkeyboyy: 要調整 你說的沒錯 這cost差非常多 01/20 05:28
→ mmonkeyboyy: 所以其實要搭的是burst mode memory 01/20 05:28
→ mmonkeyboyy: 一般這樣電路 除非有嚴重面積上的要求(笑) 要不然 01/20 05:29
→ mmonkeyboyy: 會走memory為主體的設計先 來達到PP ratio先 01/20 05:30
→ wta470: 感謝各位學長給的意見 其實我還只是個小研究生 還沒想到 01/21 23:21
→ wta470: 那麼遠 現在只求把功能寫出來正確就可以了 01/21 23:21