[問題] 低電流設計 bandgap

[ejcmos (ejcmos)]

請問看了一些做法 low voltage 及操作在 weak inversion 讓 bandgap <1uA 功耗，但
若同時要 wide VDD 如似乎不容易。工作點很快就跑了，而且也不穩定。一般若 wide vd
d (如1.65-3.6)又要 low current可行嗎？

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 153.92.40.9
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1548298657.A.97F.html
※ 編輯: ejcmos (153.92.40.9), 01/24/2019 10:59:25
→ smartbit: Low voltage 應該先考量電路架構 而不一定是要WI
→ smartbit: 1.65v 可以。那3.3v 應是耐壓考量。
→ smartbit: 1.65 to 3.6 should be possible
→ smartbit: 工作點你要想想 為何vdd會引响。proper design should n
→ smartbit: ot