→ ys4562004: 電路的memory是用memory compiler來的 還是自己寫的二 03/19 03:06
→ ys4562004: 維暫存器？ 03/19 03:06
→ ys4562004: 你的.v 檔所使用的memory 03/19 03:12
→ taufuck: 感謝回答 有跑過自己寫的也有製程檔裡面附的(看起來像是m 03/19 03:34
→ taufuck: emory compiler產生的) 03/19 03:34
→ taufuck: 單獨合成製程檔的.v檔功耗還蠻大的 比直接讓dc亂合成我 03/19 03:37
→ taufuck: 原本寫的還大 03/19 03:37
→ hank821017: macro合成只需要db就夠了，v是拿來給你模擬用的behavi 03/19 08:15
→ hank821017: or model。把v從file list移除，否則他只會一直把beha 03/19 08:15
→ hank821017: vior model當一般電路去合成 03/19 08:15
→ taufuck: 感謝回答 請問拿到.v檔後需要做什麼動作嗎 03/19 08:51
→ taufuck: 拿掉.v檔後 03/19 08:51
→ taufuck: power report的時候 memory那一欄始終都是0 03/19 08:52
→ ys4562004: 合成時候把memory用寫空的module去合 讓DC去接port 03/19 11:11
推 ilovepachaya: Memory 的power寫在db內 03/19 12:27
推 r901042004: 拿掉.v檔後，把design讀取進去下link指令，看macro 03/20 00:14
→ r901042004: 有沒有正確被讀進DC 03/20 00:14
→ r901042004: 不用特別寫空module，只要module name與library name 03/20 00:15
→ r901042004: 相同就對得起來了 03/20 00:15
→ taufuck: 感謝各位大大的解答 小弟大概知道怎麼用了 03/20 03:23
→ mmonkeyboyy: 就是做個macro放進去 03/21 10:17