看板 Electronics 關於我們 聯絡資訊
如題 D10狀況是 clock feeding dff input 照著網路上解法 都試過無效 想請問要怎麼解 D10不解掉 後面會變成C26 至於C26我看不懂在說什麼... 麻煩高人指點了 還有在跑DFT之前 要把跟dc 一樣的constraint加進來嗎? 感覺要加進來才能解assign. 因為有一條是專門解assing warning -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 115.82.147.208 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1558975445.A.6E0.html ※ 編輯: eamansf96xs (115.82.147.208), 05/28/2019 12:09:32
xoverspeed: 要改rtl: clk_reg <= (scanmode)? 1’b0 : clk 05/28 20:18
xoverspeed: 當初被教導這樣解掉的,但clk_reg後面就測不到scan, 05/28 20:29
xoverspeed: 詳細不知道,只是解了 05/28 20:29
eamansf96xs: 請問是改哪邊的rtl 05/28 21:29
eamansf96xs: 直接對dft.v 改成你說的那樣? 05/28 21:29
xoverspeed: dft.v 是你要拿來合成的rtl嗎?如果是,就是了. 05/28 23:19
eamansf96xs: 我流程是 rtl 合成完 有個syn.v然後再開syn.v加scan 05/29 02:04
eamansf96xs: chain 變成dft.v 05/29 02:04
eamansf96xs: 直接改rtl code我不是很懂... 05/29 02:06
eamansf96xs: 在rtl時 不會有scanmode這根input吧 也不會有clk_reg 05/29 02:07
eamansf96xs: 這種東西吧 05/29 02:07
eamansf96xs: 是否是我流程錯了? 05/29 02:08
xoverspeed: 那只是代稱,你一定有clk敲給某個DFF才會出現D10, 有 05/29 11:36
xoverspeed: 可能剛好沒用到scanmode, 要把scanmode要拉進來 05/29 11:36
eamansf96xs: 了解 感謝 我在研究試試 05/29 11:57
eamansf96xs: 想順便問一下 uncollapse 和 collapse report是差在 05/29 12:26
eamansf96xs: 哪 我如果要看到fault coverage 只能在collapse看 05/29 12:26
eamansf96xs: 到 05/29 12:26
eamansf96xs: uncollapse 只能看到test coverage 05/29 12:27
eamansf96xs: 網路上很多教學 根本都沒秀出fault coverage.... 05/29 12:28
eamansf96xs: 只秀test coverage 05/29 12:28
xoverspeed: 囧, 我們DFT部門都包好好,不知道有copllapse/ uncoll 05/29 21:03
xoverspeed: apse這件事. 直接就有test 和 fault coverage可以看了 05/29 21:03
xoverspeed: ,這個幫不上忙了 05/29 21:03
eamansf96xs: 好的 感謝你!!! 05/29 22:03
wildwolf: 一個NAND gate input SA0 = output SA1, 所以這兩個 05/31 08:46
wildwolf: fault 可以 collapse 成一個來看,所以可以另外算一個 05/31 08:47
wildwolf: collapse fault coverage 出來 05/31 08:47