[問題] slave ip

[eamansf96xs (草爺)]

想請問個問題  bus clk 如果跟 ip內部運算模組 clk不同
假設符合axi介面的slave ip
我可以在這 slave ip外加額外的clk當pin腳嗎？

如果敘述有問題還煩請糾正

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.213.81 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1562862817.A.8DB.html
→ eamansf96xs: 聽到是bus clk 等於 ip clk 僅有ˋ這樣設計
→ eamansf96xs: 因為多一根clk_ip很奇怪
推 kyo547896321: 在bus和slv間加上async bridge 然後slv和運算ip直接
→ kyo547896321: 走sync
→ eamansf96xs: kyo 意思是  一樣會有個 clkip. pin?
→ eamansf96xs: 我是走asic 不是走fpga.
※ 編輯: eamansf96xs (101.12.213.81 臺灣), 07/12/2019 18:19:13
→ eamansf96xs: 應該說不我想問的是 bus clk 跟接在他上面的slave ip
→ eamansf96xs:  頻率會不一樣嗎？  不一樣該怎麼處理
→ eamansf96xs: 是不是就和我說的 slave IP腳位除了bus腳位  還額外
→ eamansf96xs: 多出 clk_ip pin出來
問題太easy 沒人想回答嗎@@
※ 編輯: eamansf96xs (101.12.213.81 臺灣), 07/13/2019 11:22:25
→ eamansf96xs: 已解決