推 Baneling: 推了 07/23 23:12
各位板上高手們好
最近在layout一個滿大的電路，抽出RC的post-sim可能會跑很久
CIC給的說明中有TICER以及MINCAP, MINRES等reduction設定的方式
(http://www2.cic.org.tw/~edacloud/EDACloud_FC_v4.3.pdf )
MINCAP, MINRES的設定大概知道怎麼用
不清楚TICER的頻率要怎麼設定，跟電路操作的最高頻率有什麼關係嗎？
希望可以保持差不多的準度(12-bit SAR ADC)但有節省模擬時間的效果
有請過這個功能的朋友幫忙解答，謝謝！
-----
自答：
Calibre的doc"Calibre xRC User Manual(xrc_user.pdf)"
裡面有提到TICER頻率設定的方式有兩個因素
1. tradeoff_value: 一個係數4~10給user決定，越低會越積極reduction
2. transition_time_minimum: 預期電路中最短的訊號rise/fall time
frequency = tradeoff_value/transition_time_minimum
-----
BTW, 在svrf_ur.pdf裡面有寫很多SVRF指令用法，
提供給在EDA Cloud上LVS/PEX想變點花樣的人做個參考(official說明太粗糙了......)
(所有manual怕有版權問題就不提供了，在軟體安裝路徑自然有說明文件)
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.171.7.230 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1563647606.A.1DC.html
※ 編輯: lin089170 (140.114.28.101 臺灣), 07/23/2019 16:05:54