[問題] LDO基本原理

[hipya ()]

大家好 小弟工作上有接觸到LDO 上網查了一下資料 還是不太懂LDO的運作原理

是如何辦到穩壓的 所以來這邊請教各位先進

線性穩壓器的用途是為了在負載電流和電壓改變的時候 透過feedback的方式

去穩定輸出電壓 如果用NMOS driver來舉例好了

如果負載電流增加 代表負載電阻降低 伴隨著負載電壓也跟著降低

此時透過error amplifier將NMOS G gate電壓增加來改變RDS(on)的值 讓負載端的電壓

重新回到穩態

我的問題是 如果以邏輯來說 當Vout下降時 就算VG不增加電壓 此時通道的電流還是會

增加 因為VGS=VG-Vout RDS還是會改變 那為什麼有辦法去控制Vout能回到原來的值呢

簡單來說 就算透過error amplifier去放大VG 增加Id 但VS端的電壓還是無法控制啊

況且在一開始Vout=VS就已經下降的時候 此時VGS增加 本來Id就會增加

麻煩各位解惑 因為這部分的邏輯我還是想不通 到底要怎麼去控制Vout的電壓

先謝謝各位了

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.251.61.121 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1565240534.A.D40.html
→ samm3320: 你vout下降loop就不在穩態了，因為這時vfb會小於vref，
→ samm3320: 這時候EA會抬高gate電壓讓Vout回到原本電壓讓vref跟vfb
→ samm3320: 相同才會穩定。
→ hipya: 請問為什麼提高Vg會同時提高Vout呢？
→ samm3320: 電流決定vgs，vout就是vs，因為電流增加vgs增加導致vs下
→ samm3320: 降，要把vs拉回來又要保持新的vgs提供大電流，就得把vg
→ samm3320: 提高
→ hipya: 應該說把Vg提高的時候 同時Id又更大了 Vout應該是一個被動
→ hipya: 角色
→ hipya: 另外一個問題是 LDO開機是如何讓Vout直接鎖定在一個值的
→ hipya: 後面再去做穩壓
→ samm3320: 中間動態的過程你要去解transient才看得到，跟你補償有
→ samm3320: 關。純粹電流增加從dc的角度看就行了，狀態1是小電流，
→ samm3320: 狀態2是大電流，兩個狀態在穩態時vref一定會等於vfb，vo
→ samm3320: ut會不變，那麼vg必然是會提高的。
→ samm3320: 假設你的vref是1.3V你希望vout鎖在2.6V那就是用1:1的div
→ samm3320: ider產生0.5vout當vfb，你的負回授跟補償都正確的話，Lo
→ samm3320: op gain夠大vfb就會鎖在vref，那麼不管你iload怎麼變vou
→ samm3320: t都會鎖在2.6V
→ samm3320: 回授控制的優點就是你不用去關心每個點電壓怎麼給，只要
→ samm3320: loop gain夠高loop會自己幫你算出來。
→ wxyz666: 電流鏡為啥要控制VS，你的v=i*Rload，只要控制i就好
推 jeffic0730: mos在linear區？
→ zxc44560: 操作在Saturation或是Linear都行
→ smartbit: 你的概念已經偏差掉了，如果找資料你還是想不出來的話，
→ smartbit: 去問問人吧
→ smartbit: 還有如果小訊號那部分概念不強的話，把電子學再拿回來
→ smartbit: 學一學
→ smartbit: LDO 和基本電子學的opamp 本質是一樣的
→ smartbit: Also driving mos should better be sat region
→ smartbit: Linear region driving mos 有滿多的問題，例如psrr
推 kk123: 畫個 VDS-ID 對應不同 VGS 電壓就知道了