推 smartbit: 去看一下這些錯誤的文字描述, in DRC command file 08/17 09:48
→ smartbit: 有関width space 的部分一定不能用，其他部分就要花一點 08/17 09:48
→ smartbit: 時間研究 08/17 09:48
→ smartbit: 不能有 08/17 09:49
向各位先進請益一下，我在使用calibre進行DRC驗證時，發生如下圖的錯誤。
有事先問過TSRI工程師圖2的部分為執行calibre會出現的假錯，但圖1所出現的錯誤在TSR
I官網所提供的U18製成DRC假錯列表是不適用的，因為calibre DRC為未置換前的Layout。
而官網所提供的是用Qentry跑DRC的置換後Layout的假錯列表，想請問這些錯誤是否可以
被允許。
懇請幫忙 感謝!!
https://i.imgur.com/r7isGd5.jpg
https://i.imgur.com/5sy4cmo.jpg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.13.172.30 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1565944339.A.7BE.html