※ 引述《woko (孤.獨.一.痕)》之銘言：
: 最近開始接一些fully differential OP的案子
: 最近發現一個比較特殊的CMFB電路
: 做法是把CMFB差動對(PMOS)上面的偏壓電流故意拆成兩道
: 然後再插入一個數百K的電阻在兩顆差動對PMOS的S端
: 請問這種做法的用意是甚麼呢?
: (看註記有些說for ac response而設計)
: 可是跑不出甚麼差異
: 這種電路有甚麼關鍵字可以搜尋呢?
: 希望各位先進不吝提出一些看法
: 謝謝~
這個做法會提升CMFB common-mode input range
(VOP+VON)/2可忍受的範圍增加
可以想像當電阻趨近無限大時，VGS幾乎不隨輸入信號改變而改變
所以可以忍受各種不同input的狀況下，電流都會幾乎平均分配在兩路
但當電阻等於0時，input能忍受的變動範圍可能不超過100mV，電流會集中在同一路。
這個做法的缺點是common-mode loop-gain會變得相當低
因為做source degeneration等效的gm會降低
這樣你要鎖住的目標電壓就會不太準
直覺上，CMFB裡面current-mirror如果有5% mismatch
假設CMFB input gm/ID是20
這樣等效上你就是看到2.5mV的offset
假設你用很重的source degeneration，R用gm的10倍，gm變成了1/10
你就會看到25mV的offset
同時，你的速度也會變得比較慢
至於有人提到穩定度變差的問題，我認為要看架構
一般而言整體的gain變小，頻寬也會一起變窄
fu就更不容易遇到non-dominant pole
直覺上我認為這樣的做法穩定度會變好
但我手邊目前沒有這樣做的電路，所以我也說不準
畢竟常常出現的實際狀況跟預估狀況會有差異
common-mode circuit的行為一定要跑transient去驗證
把OP input/output在transient暫時拉開再放回去，看它會不會穩定
只跑AC是不夠的
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.250.205.229 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1583119686.A.327.html
※ 編輯: jamtu (60.250.205.229 臺灣), 03/02/2020 11:31:26
※ 編輯: jamtu (60.250.205.229 臺灣), 03/02/2020 11:32:33
※ 編輯: jamtu (59.124.166.19 臺灣), 03/05/2020 12:59:38