[問題] 想請教關於on-chip的PDN的問題

[hallow (E.M.T)]

各位大大安安
小弟現在從事的是on-chip的Power Distribution Network與DLDO 的研究
最近看了好幾篇Paper，有提到所謂的"load-imbalance"的問題
但是對於其定義實在不太理解
自己在MATLAB Simulink 建的PDN model 也模擬不出會有什麼load-imbalance的問題
小弟的PDN model是用四個簡單的counter-based DLDO，並在各個DLDO的Vout點連接，
每個Vout點之間以一個2歐姆的電阻當作PDN的阻抗
請教各位大大到底什麼是如 Paper 所說的"load-imbalance"呢 ?
感謝各位Orz

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.123.110.208 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1607267946.A.D49.html
推 mmonkeyboyy: 先說過程哦  用matlab這種東西當然看不出來
→ mmonkeyboyy: 第二個是這個東西到底會不會有imblancing 會有
→ mmonkeyboyy: 但是不是paper中講的那樣也不一定
→ mmonkeyboyy: 在大型cmp情況下會有 跟 workload有關
推 mmonkeyboyy: 至於你要怎麼做出來就問你老板吧
→ hallow: 請問那個imbalance到底是指什麼呢？還有請問您指的cmp是
→ hallow: 什麼呢？感謝：）
→ hallow: 喔喔我知道了Cmp是指chip multicore processor
推 mmonkeyboyy: 對的 只是說下去分析太多了 你拿幾個關鍵字先看比較
→ mmonkeyboyy: 快
→ hallow: 不好意思，想請教那load-imbalance這個現象是怎麼發生的
→ hallow: 呢？發生後又會有什麼不好的影響呢？還有您說查些關鍵字
→ hallow: 可以給小弟些方向嗎？不好意思麻煩您了：）
推 mmonkeyboyy: 你加上cmp 去找 應該有幾篇eda 類的文章會有
→ mmonkeyboyy: 你把字拆開 + dldo (d可以是 distributed/digital)