[問題] 關於先進製程類比電路設計

[darksoul8507 (soul)]

各位版上大大好：
小弟現在在使用40nm的製程，
VDD電壓很低，
本來小弟的設計流程是會先跑個nmos和pmos的模擬，
從hspice的lis檔得知大概的uCox,VA,vth,gamma值，
接著開始如史密斯電子學內所教的來設計電路。

以前是使用350nm和180nm製程，但現在換成使用40nm製程，
但發現那些得到與算出來的參數與模擬出來的結果有很大的不同，已經確定不是計算錯誤
了。

想請問各位前輩可以分享先進製程該如何設計類比電路的方法呢？
在此感謝大家。

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.9.73.59 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1618655552.A.F6F.html
→ blacktea5: razavi新版 有奈米級的設計篇章
→ blacktea5: 老實說 我認為實際上gap最大的還是一些layout 的concer
→ blacktea5: n
推 taipoo: 問問看林昀老師，可能會有更簡單的作法
推 deeplythink: 好奇"林昀"有幾篇ISSCC?已是IEEE,ACM,中研院fellow?
推 deeplythink: 為何中華民國的一些電X學大師，只是補習班大師?
推 mmonkeyboyy: @_@~ 40nm差不少了 28以下差更多 你要多看製程說明書
推 daroke: 實際跑模擬並且用alpha law來得到較準的參數
推 daroke: 也只是略準 實際可能會用到subthreshold region
推 sam612: 28以下不太會拿來做類比吧
推 mmonkeyboyy: 目前28有在做  以下有在研究提高一些量產的東西
→ samm3320: 好奇，林老師有下過40nm以下的製程嗎？
→ darksoul8507: 謝謝樓上各位大大的講解!!
推 ioeve: finfet更難調