推 andyping: source add是啥? 以一般mos為例 05/07 23:00
→ andyping: 我目前遇過的lvs錯是 05/07 23:00
→ andyping: 一種.sub是 mp mn開頭 05/07 23:00
→ andyping: 另外一個calibre 會給一種定義各種元件的定義 例如.su 05/07 23:00
→ andyping: bckt model d g s sub 05/07 23:00
→ andyping: 通常會給這種檔案的 05/07 23:00
→ andyping: mos的spi定義會改成x開頭 05/07 23:00
→ andyping: 例如mp0 out in vdd vdd model w l 05/07 23:00
→ andyping: 改成xp0 out in vdd vdd model w l 05/07 23:00
→ andyping: 這樣lvs才會對 05/07 23:00
→ andyping: 有可能是command file的定義問題 05/07 23:00
→ andyping: 但在那個spi裡面 要把source 元件定義的.sub 看你使用 05/07 23:03
→ andyping: 的元件 把他寫進自己的spi檔裡面 05/07 23:03
我是用calibre,看起來它的定義是在source.added裡面?!不過裡面沒有W和L,自己添加
W和L會出問題就像上面圖那樣,不過裡面有些元件定義沒有呢?!像是pdio_3二極體
所以說要找spi檔修改成你那上面形式?!
原本製程檔有些是可以參考看看例如.subckt model d g s lr wr mr
我想請問一下spi檔在哪個路徑檔案裡?!還是要自己產生?!有什麼地方可以參考元件定義?
另外我想要用的那顆二極體pdio_3原本檔案製程只有model型態並沒有像宣告成mos model
形式找到只有純.model形式,最後問一下二極體pdio_3元件怎麼定義形式呢?!
※ 編輯: ddfg (36.233.81.57 臺灣), 05/08/2021 02:52:49
→ andyping: spi是你run lvs的spi 05/08 07:47
→ andyping: 看起來你的source added裡面應該是有定義各model 的寫 05/08 07:55
→ andyping: 法 可以打開那個檔案 把你要的model 複製到你run lvs的 05/08 07:55
→ andyping: spi 或是.net .cdl檔 看你實驗室用哪個 05/08 07:55
→ andyping: 然後那個model 不要加w l 05/08 07:55
→ andyping: 直接在你認不到元件的sp檔 改成用x宣告 05/08 07:55
→ andyping: 然後這樣用calibre lvs 選output spi檔的top cell 那個 05/08 07:56
→ andyping: 東西 會多出你新加的model 在裡面 05/08 07:56
推 andyping: 還有不清楚 站內信給我吧 05/08 08:00
推 andyping: 這個問題拍個圖會比較好解決 05/08 08:03