[問題] layout時gnd跟vdd用NIMP和PIMP包

[ted010233 (yh1007)]

是這樣
最近在畫layout的時候
一般來說PIMP和NIMP就是看畫的mos是參雜p型的還是n型的

而body部分
PMOS body接到vdd，vdd要用NIMP
NMOS body接gnd，gnd要用PIMP

(考慮body effect和layout製程所以body沒有接到source端而是直接接最高最低電位）

想問一下這裡gnd跟vdd分別要用PIMP和NIMP包的原因是什麼
是像底下這張圖這樣考慮到不要讓body浮接以及歐姆接觸嗎？

https://i.imgur.com/jmJmf6l.jpg
-----
Sent from JPTT on my iPhone

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.25.119.115 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1637133080.A.FDC.html
※ 編輯: ted010233 (163.25.119.115 臺灣), 11/17/2021 15:12:18
→ a86692472: 你要定義 psub,nwell 的電位  當然用 PP,NP 定義那個
→ a86692472: implant
對欸感謝
但有查到有人說是因為歐姆接觸不太知道這是什麼
→ jkamberson: 防止寄生PN diode導通吧
→ Bomy5566: 研究看看結構吧 你那圖是要說latch up
推 mmonkeyboyy: 你就想著做出一個通道把body 電壓對到需要的就好
→ mmonkeyboyy: 你可以想著 那個濃度差像是金屬多少  愈多導電性愈好
→ mmonkeyboyy: 愈能把 電流/壓導向自己想要的地方
→ mmonkeyboyy: (以上只是概念上  實際上解釋不是這樣XD)
推 mmonkeyboyy: 真正要看你要去畫接面能階
感謝
大概知道要往哪個方向去研究了
我再找看看
有問題再求救Qq
→ samm3320: 因為你不希望在nwell或psub 的contact上多做一個diode
→ samm3320: 出來
※ 編輯: ted010233 (163.25.119.115 臺灣), 11/18/2021 09:45:13
推 HenryLin123: latch up會燒壞。
推 andyping: 以standard cell 組成的數位系統而言 只要在適當距離加
→ andyping: 上body符合latch up rule即可 guardring 則是數位系統b
→ andyping: lock再圍一圈即可
→ andyping: 但analog以及esd則無法 latch up 會有問題 以及chip的
→ andyping: 源頭電流會沒有一個基底 小電流guardring 大概都不會需
→ andyping: 要大電流 但靠近pad以及esd 以及chip的外圍 不夠粗的gu
→ andyping: ardring ic會有大概率不會work