[問題] T flip flop hspice尺寸及寫法

[ted010233 (yh1007)]

最近自學hspice
要完成一個如下圖電路
(一個負緣觸發的電路，a是input，b是output)
https://i.imgur.com/wXeFVuf.jpg
我是用T flip flop來完成
先接一個D flip flop和一個xor
但現在遇到的問題是
我可以成功弄出這個波型
但不知道尺寸要怎麼調
有時候換個尺寸波型整個就跑掉了
所以也不確定到底要怎樣寫才是對的
感覺只是把答案湊出來而已
再加上如果要把這電路串到複雜的電路後面時
波型也會有一些問題
現在都是靠buffer解決

想請教這個電路是要怎麼寫比較好還有在接複雜的電路通常尺寸都是怎麼調的
簡單電路的知道可以用N/P的比值和串聯並聯去看
感謝
電路寫法如下

.subckt inv  in  out
*     d   g   s    b
mp0  out  in  vdd  vdd  p_18 l=0.18u  w=5u
mn0  out  in  gnd  gnd  n_18 l=0.18u  w=5u
.ends


.subckt xor2input       a       b       out
xinv1  b        bb      inv
xinv2  a        aa      inv
mp1  net1       aa      vdd     vdd  p_18 l=0.18u  w=2.4u
mp2  outt       b       net1    vdd  p_18 l=0.18u  w=2.4u
mp3  net2       a       vdd     vdd  p_18 l=0.18u  w=2.4u
mp4  outt       bb      net2    vdd  p_18 l=0.18u  w=2.4u
mn1  outt       a       net3    gnd  n_18 l=0.18u  w=1.2u
mn2  net3       b       gnd     gnd  n_18 l=0.18u  w=1.2u
mn3  outt       aa      net4    gnd  n_18 l=0.18u  w=1.2u
mn4  net4       bb      gnd     gnd  n_18 l=0.18u  w=1.2u
xinv3  outt     outtt   inv
xinv4  outtt    out     inv
.ends


.subckt dff     d       ck      Q
xinv0   ck      ckb     inv
mn0     d       ck      net1    gnd     n_18 l=0.18u  w=4u
mp0     d       ckb     net1    vdd     p_18 l=0.18u  w=4u
xinv1   net1    Qb      inv
xinv2   Qb      Q       inv
mn1     net1    ckb     Q       gnd     n_18 l=0.18u  w=4u
mp1     net1    ck      Q       vdd     p_18 l=0.18u  w=4u
.ends


.subckt tff     t       ck      Q
xxor    t       Q       d       xor2input
xinv0   ck      ckb     inv
mn0     d       ckb     net1    gnd     n_18 l=0.18u  w=4u
mp0     d       ck      net1    vdd     p_18 l=0.18u  w=4u
xinv1   net1    Qb      inv
xinv2   Qb      Q       inv
mn1     net1    ck      Q       gnd     n_18 l=0.18u  w=4u
mp1     net1    ckb     Q       vdd     p_18 l=0.18u  w=4u
.ends


xtff    t       ck      Q    tff       //t和ck接同樣
vd      t       0       pulse(0 1.8 1n 0.1n 0.1n 4.9n 10n)
vck     ck      0       pulse(0 1.8 1n 0.1n 0.1n 4.9n 10n)

https://i.imgur.com/FW5Sr2m.jpg

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.166.64.226 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1641122093.A.7A2.html
※ 編輯: ted010233 (118.166.64.226 臺灣), 01/02/2022 19:27:13
推 Max112358: 找個vlsi的課本來讀
目前有看一本 不過他針對尺寸只有簡單的電路用比值去看或用RC去算
推 mmonkeyboyy: 就是看RC hold/setup 這樣 還有current
感謝
→ samm3320: DFF Setup/hold過得了就用盡量小的尺寸，推loading本來
→ samm3320: 就是家buffer去解。
了解 那我就用最小尺寸慢慢加上去再加buffer

推 mmonkeyboyy: 數位本來就是盡量用最小了...  要快要省電啊XD
→ samm3320: DFF還要注意clk 到o的delay，設計不對這個時間可能會異
現在應該就是這個問題..
→ samm3320: 常的長
推 a12349221: 你先找vlsi書籍看
→ samm3320: Latch的本身是正回授，要寫資料進去的路徑要足夠強才打
→ samm3320: 得贏，不想硬打也可以選擇把回授斷開，這要看你DFF結構
→ samm3320: 怎麼設計。
→ samm3320: 要用硬拉的那回來那顆inv可以調弱一點，就不用這麼辛苦
→ samm3320: 。
推 mmonkeyboyy: 你要是.18的 書上會有設計和sizing
→ mmonkeyboyy: 你的clock可以反著  這樣可以省一點  不過這些觀念書
→ mmonkeyboyy: 上都有  混一些基本delay觀念應該不難做出來
→ mmonkeyboyy: 但我是不會這樣設計這個電路就是了....
好 感覺Flip flop這種電路不太好設計
各位有什麼推薦的書嗎
剛剛圖書館找好久沒找到明天繼續找
我順便再想一下能不能設計別的電路
※ 編輯: ted010233 (163.25.119.63 臺灣), 01/04/2022 21:14:19